イーサネット インテル® FPGA IP 向け E タイル・ハード IP の問題が原因です。ダイナミック・リコンフィグレーション (DR) モードのプロジェクトにイーサネット・インテル® FPGA IP向け E タイル・ハード IP の複数インスタンスを追加すると、解析と合成が失敗します。障害は、IP の複数のインスタンスが類似したファイル名を生成することが原因で発生します。以下は、観察される一般的なエラーメッセージの例です。
エラー (13452): alt_ehipc3_reset_controller_dr.sv(173) での Verilog HDL モジュールのインスタンス化エラー : モジュール "alt_ehipc3_reset_controller" に "POWER_ON_RESET_EN" という名前のパラメーターがありません
エラー (13452): alt_ehipc3_reset_controller_dr.sv(182) での Verilog HDL モジュールのインスタンス化エラー : モジュール "alt_ehipc3_reset_controller" に "DR_EN" という名前のパラメーターがありません
エラー (21358): alt_ehipc3_reset_controller_dr.sv(185) での Verilog HDL エラー: 'clk' はポートではありません
エラー (13305): alt_ehipc3_reset_controller_dr.sv(187) で Verilog HDL エラーが発生しました: ポート "i_reserved" が見つかりません
エラー (13305): alt_ehipc3_reset_controller_dr.sv(188) での Verilog HDL エラー: ポート "o_reserved" が見つかりません
エラー (13305): alt_ehipc3_reset_controller_dr.sv(189) で Verilog HDL エラーが発生しました: ポート "clear_pending_resets" が見つかりません
インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.2 でこの問題を回避するには
以下のリンクからパッチ 0.55 をダウンロードしてインストールします。
- Windows* 用 インテル® Quartus® Prime Pro Edition ソフトウェア v22.2 パッチ 0.55 (.exe)
- Linux 向けインテル® Quartus® Prime Pro Edition ソフトウェア v22.2 パッチ 0.55 (.run)
- インテル® Quartus® プライム・プロ・エディション・ソフトウェア v22.2 パッチ 0.55 (.txt)
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.4 で修正済みです。