記事 ID: 000097174 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/10/30

警告 (13469): mbl_table_mux.sv(116) での Verilog HDL 割り当て警告: ターゲットのサイズに合わせてサイズが 24 の値を切り捨てられる (23)

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

この警告メッセージは、インテル® Quartus® Prime Pro Edition ソフトウェア バージョン 23.3 で、MBL アルゴリズムを使用してコンテンツ・アドレス指定可能なメモリー・インテル® FPGA IPをインスタンス化するメモリー・サブシステム インテル® FPGA IP を含むデザインをコンパイルした場合に表示されることがあります。これは、MBL を使用するコンテンツ アドレス指定可能なメモリ インテル® FPGA IP インスタンスが、ハッシュ テーブルとキー/結果テーブルの両方を保持するのに十分な大きさではない外部メモリに接続されている場合に発生します。

解決方法

この警告は無視できません。
インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.3 でこの問題を回避するには、次のいずれかの解決策を実行します。

  • キー/結果表の log2 番号を小さくする
  • メモリー・デバイスのサイズを大きくする
  • キー/結果の幅を縮小する
  • 行あたりのビンの数を減らす

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。