記事 ID: 000097173 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/10/30

警告 (16735): ddrx_ropt_ctrl.sv での Verilog HDL 警告 (1821): 実際のビット長 2 がポートの正式なビット長 8 と異なります

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

この警告メッセージは、インテル® Quartus® Prime Pro Edition ソフトウェア バージョン 23.3 で、MBL アルゴリズムを使用してコンテンツ・アドレス指定可能なメモリー・インテル® FPGA IPをインスタンス化するメモリー・サブシステム インテル® FPGA IP を含むデザインをコンパイルした場合に表示されることがあります。

解決方法

この警告は無視してかまいません。
この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。