詳細
Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.3 以前の問題により、F タイル PMA/FEC ダイレクト PHY IP を使用している場合、GPON アプリケーションの CDR フリーズ機能が期待どおりに機能しません。
解決方法
CDR フリーズ機能を動作させるには、次の手順を実行する必要があります。
1. F タイル PMA/FEC ダイレクト PHY インテル® FPGA IP GUI を以下のように設定します。
- FGT PMA 構成ルールを GPON として設定する
- 適応モードを手動に設定します
- fgt_rx_cdr_fast_freeze_selポートを有効にする
- fgt_rx_cdr_freezeポートを有効にする
2. デザイン SOF ファイルがプログラムされたら、次の 2 つの FGT レジスターを設定して CDR フリーズ機能をイネーブルにします。
- 0x62000[16] から 1'b1
- 0x62004[12] から 1'b1
上記のレジスターは、レーン 0 に配置されたチャネルにのみ適用されます。他のレーンに配置されたチャネルのオフセットアドレスを追加する必要があります。詳細については、 F タイル・アーキテクチャーおよび PMA および FEC ダイレクト PHY IP ユーザーガイドを参照してください。
3.次のように信号を駆動します。
- Fgt_rx_cdr_fast_freeze_sel信号を 1'B0 に接続します
- バースト終了時に fgt_rx_cdr_freeze 信号を 1'B1 にアサートし、バースト開始時に fgt_rx_cdr_freeze 信号を 1'B0 にデアサートします。
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.1 で修正されています。