詳細
インテル® Agilex™ 7 FPGA I シリーズ・トランシーバー SoC 開発キットのクロック・コントローラー GUI の問題により、チップ Si5332 の OUT1 クロック周波数を構成する必要がある場合、F タイル Serial Lite IV IP デザイン例が失敗します。これは、この Si5332 GUI に問題があるためです。OUT1 周波数を正確に設定できません。
Agilex™ 7 FPGA I シリーズ・トランシーバー SoC 開発キットを使用し、デザインで Si5332 OUT1 クロックを使用し、デフォルトの周波数である 166.66MHz を変更する必要がある場合、すべての Agilex™ 7 F タイル IP デザインで同様のエラーが発生する可能性があります。
解決方法
この問題を回避するには、「設定」ボタンを使用してSi5332 OUT1周波数を直接設定 しないように する必要があります。Si5332 OUT1クロック周波数を正確に設定するには、「インポート」ボタンを使用する必要があります。
クロックビルダープロソフトウェアは、TXTファイルのインポート機能をエクスポートすることができます。サンプル si5332 プロジェクト と si5332-project.txt ファイルが 参照用に添付されています。
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。