FGT トランシーバーで 100G-4 PMA ダイレクトモードに構成されている F タイル PMA/FEC ダイレクト PHY インテル® FPGA IP バリアントの TX 側にビットエラーが表示されるのはなぜですか?

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.1 から 23.3 の問題により、F タイルの 200G ハード IP を使用するようにバリアントが F タイルに物理的に配置されている場合、FGT トランシーバーで 100G-4 PMA Direct モードに構成されている場合、F タイル PMA/FEC ダイレクト PHY インテル® FPGA IP バリアントの TX 側でビット・エラーが発生する可能性があります。

この問題は、レートやモードに関係なく、100G-4 FEC ダイレクトバリアントまたはその他のバリアントでは発生しません。
100G-4 PMA ダイレクト バリアントが F タイルの 200G ハード IP を使用しているかどうかを確認するには、次の手順を実行します。

1. ) <project_name>を開きます。
2. )送信チャネルを見つけて、それがタイルの200GハードIPに配置されているかどうかを確認します

例えば：
-- BB_F_EHIP_TX
u0|example|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx

--場所;z1577b_x393_y0_n0。EIP200g_st_x2_0_tx

この問題を回避するには、IP の "reconfig_pdp" バスで次の読み取りと書き込みを実行します。

1. ) 100G バリアントの全 (4) チャネルのレジスター 0x6000を読み込みます
2. ) レジスタのビット [6:3] を 4'b0010 に書き込みます。レジスターの残りのビットは変更しないでください

例えば、レジスター 0x6000がリードバック0x00380080場合、下図のようにこのレジスターに0x00380090値を書き込みます

% reg_write 0x06000 0x00380090
% reg_write 0x16000 0x00380090
% reg_write 0x26000 0x00380090
% reg_write 0x36000 0x00380090

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。