記事 ID: 000096495 コンテンツタイプ: エラーメッセージ 最終改訂日: 2024/06/12

PCI Express* の P タイル Avalon® ストリーミング・FPGA IP に RDC-50002 警告が表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.4 以降の問題により、PCI Express* の P タイル・Avalon®・ストリーミング・FPGA IP において、デザイン・アシスタントのルール違反が以下のように発生することがあります

    • RDC-50002 - 共通のリセットドメインでの複数の非同期リセットシンクロナイザーの再コンバージェンス

    解決方法

    この違反は無視しても問題ありません。

    警告を回避するには、PCI Express* PIO デザイン例 の P タイル Avalon® ストリーミング・FPGA IP から da_drc.dawf ファイルをコピーし、プロジェクトのフォルダーに追加して再コンパイルします。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ F シリーズ FPGA および SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。