Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.1 の問題により、F タイルで 100G-4 PMA Direct モードに構成されている場合、F タイルで 100G-4 PMA Direct モードに構成されている場合、F タイルの 200G ハード IP を使用するためにバリアントが F タイルに物理的に配置されている場合、F タイル PMA および FEC Direct PHY マルチレート・FPGA IP バリアントの TX 側でビット・エラーが発生する可能性があります。
この問題は、レートやモードに関係なく、100G-4 FEC ダイレクトバリアントまたはその他のバリアントでは発生しません。
100G-4 PMA ダイレクトバリアントが F タイルの 200G ハード IP を使用しているかどうかを確認するには、次の手順に従います。
- ) <project_name> を開きます 。
- )送信チャネル を見つけて 、それがタイルの200GハードIPに配置されているかどうかを確認します
例えば：
-- BB_F_EHIP_TX オランダ語|directphy_f_dr_0|U_sec_profile29|sec_profile_29|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx
--場所;z1577b_x393_y166_n0.ehip200g_st_x1_6_tx
この問題を回避するには、IP の "reconfig_pdp" バスで次の読み取りと書き込みを実行します。
- ) 100G バリアントの全 (4) チャネルのレジスター 0x6000を読み取ります
- ) レジスタのビット [6:3] を 4'b0010 に書き込みます。レジスターの残りのビットは変更しないでください
たとえば、レジスタ0x6000が0x00380080を読み戻す場合、下図のようにこのレジスタ0x00380090値を書き込みます
% reg_write 0x06000 0x00380090
% reg_write 0x16000 0x00380090
% reg_write 0x26000 0x00380090
% reg_write 0x36000 0x00380090
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。