Agilex™ 7 FPGA M シリーズ EMIF IP のコンパイル中に警告が表示されることがあります。
DQS をクロック信号として関連付けるには、DQS クロック名を最上位モジュールに *dqs_t および *dqs_c にする必要があります。
例えば
inout [ 4:0] MEM0_DQS_P、
inout [ 4:0] MEM0_DQS_N,
inout [ 4:0] MEM0_dqs_t,
inout [ 4:0] MEM0_dqs_c,
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。