詳細
インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.2 の問題によります。プリアダーおよび係数 Verilog HDL で M18x19_systolic を使用すると、以下のようなエラーメッセージが表示されます。言語テンプレート。
<template ファイル名>.v(46) での Verilog HDL エラー: サイズのゼロまたは負の値
解決方法
インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.2 でこの問題を回避するには、以下の手順に従ってください。
インテル® Quartus® Prime Pro 言語テンプレートの RTL を変更します - 20-nm デバイス向け DSP 機能 - プリアダーと係数を使用したM18x19_systolic:
差出人：
登録は [COEF_WIDTH-1:0] c4_coef [0]に署名しました。
宛先：
登録は [COEF_WIDTH-1:0] c4_coef[0:0];
または:
登録は[COEF_WIDTH-1:0]c4_coefに署名しました。
この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.3 で修正されています。