記事 ID: 000096212 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/06/12

FFT FPGA IP でブロック浮動小数点のデータタイプを選択できないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    FFT インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.2 以前では、Unified > FFT インテル® FPGA IP (intel_FPGA_unified_fft) でブロック浮動小数点データタイプが利用できない場合があります。これは、IP にそのデータ表現との互換性が含まれていないためです。

解決方法

ブロック浮動小数点を選択できるようにするには、FFT FPGA IP (altera_fft_ii) のインスタンスを作成します。この IP は、IP カタログの DSP >変換の下にあります。

Agilex™™ 7 FPGA デザインの場合、Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.2 のパッチ 0.14 をダウンロードしてインストールします。以下の適切なリンクをクリックしてください

Agilex™™ 7 デバイス向け altera_fft_ii IP の追加は、Quartus® Prime 開発ソフトウェア・プロ・エディションの将来のリリースで提供される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。