インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの問題により、メモリー・サブシステム FPGA IP v1.0.0 のデザイン例を生成する際に、以下のエラーが表示される場合があります
"mem_ss_0: sim サンプル・デザイン・ファイルセットの生成中にエラーが発生しました。詳細については、sim/make_sim_design.logを参照してください」
この IP はまだ開発中であり、デザインやシミュレーションには推奨されません。
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.3 で修正されています。