記事 ID: 000096078 コンテンツタイプ: エラーメッセージ 最終改訂日: 2024/04/23

サンプルデザインの生成中にメモリー・サブシステム FPGA IP にエラーが発生するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの問題により、メモリー・サブシステム FPGA IP v1.0.0 のデザイン例を生成する際に、以下のエラーが表示される場合があります

    "mem_ss_0: sim サンプル・デザイン・ファイルセットの生成中にエラーが発生しました。詳細については、sim/make_sim_design.logを参照してください」

    この IP はまだ開発中であり、デザインやシミュレーションには推奨されません。

    解決方法

    この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.3 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。