記事 ID: 000095989 コンテンツタイプ: エラーメッセージ 最終改訂日: 2025/09/04

"エラー (10228): altpcie_a10_hip_pipen1b_<ip_module_name>.v(4823) での Verilog HDL エラー: モジュール "ip_module_name" は複数回宣言できません。PCIe ハード IP が 1 つ以上を割り当てる場合に発生します。</ip_module_name>

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 21.1 以降での問題によります。PCI Express* IP 向けArria® 10 Avalon® ストリーミング・インターフェイスまたは PCI Express* IP 向けArria® 10 Avalon® Memory Mapped Interface for PCI Express* IP が 1 以上実装されている場合、分析および合成中に以下のエラーが発生します。

    エラー (10228): altpcie_a10_hip_pipen1b_.v(4823) での Verilog HDL エラー: PCIe ハード IP が 1 以上を割り当てると、モジュール "ip_module_name" を複数回宣言できません。
    解決方法

    このエラーは、入力 pin:perst が、インスタンスにつながる両方の PCIe インスタンスに接続されているために発生します。このエラーを回避するには、入力ピン: perst を 1 つの PCIe インスタンスにのみ接続する必要があります。新しい入力ピン:perst1 を追加し、別の PCIe インスタンスに接続して、testing_top.v を変更します。

    この問題は、Quartus® Prime スタンダード・エディション・ソフトウェアのバージョン 23.1 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    1

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。