"エラー (10228): altpcie_a10_hip_pipen1b_.v(4823) での Verilog HDL エラー<ip_module_name>: PCIe ハード IP が複数 1 を割り当てている場合、モジュール "ip_module_name" は複数回宣言できません。"</ip_module_name>

インテル® Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 21.1 以降の問題が原因。PCI Express* IP 向けインテル® Arria® 10 Avalon® ストリーミング・インターフェイスまたは PCI Express* IP 向けインテル® Arria® 10 Avalon® Memory Mapped Interface for PCI Express* IP が 1 つ以上実装されている場合、分析および合成中に以下のエラーが発生します。

• エラー (10228): altpcie_a10_hip_pipen1b_<ip_module_name>.v(4823) での Verilog HDL エラー: PCIe ハード IP が 1 以上を割り当てると、モジュール "ip_module_name" を複数回宣言できません。

このエラーは、入力 pin:perst が、インスタンスにつながる両方の PCIe インスタンスに接続されているために発生します。このエラーを回避するには、入力ピン: perst を 1 つの PCIe インスタンスにのみ接続する必要があります。新しい入力ピン:perst1 を追加し、別の PCIe インスタンスに接続して、testing_top.v を変更します。

この問題は、インテル® Quartus® Prime Standard Edition ソフトウェアのバージョン 23.1 で修正される予定です。