記事 ID: 000095933 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/08/01

インテル® MAX® 10デバイスでマルチボルト機能を使用するとインテル® Quartus®ソフトウェアのコンパイルが失敗するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

エラー (169029): ピンは I/O 規格 2.5 V を使用していますが、VCCIO 要件はバンクの VCCIO 設定または VCCIO 3.3 V を使用する他のピンと互換性がありません。

このエラーメッセージは、インテル® Quartus® Prime スタンダード・エディション・ソフトウェアで、インテル® Max® 10 の 3.3V VCCIO から給電される I/O バンクに 2.5V 入力の標準ピンを配置すると表示されます。

これは Quartus® の制限であり、デバイスの制限ではありません。これは、インテル® MAX® 10 デバイスをサポートする インテル® Quartus® Prime スタンダード・エディション・ソフトウェアのバージョンに影響します。

解決方法

2.5V入力標準ピンを3.3V入力標準に割り当てることで、ソフトウェアのエラーを回避できます。

ハードウェア上では、アップストリームデバイスから FPGA 入力にドライブされる出力信号は、FPGA入力 VCCIO とは異なる I/O バッファー電圧供給を持つ他の I/O 規格のものである可能性があります。

入力信号の VIH/VIL が、入力バンクの VCCIO の VIH/VIL を満たしていることを確認してください。

各 VCCIO でサポートされている入力規格のリストと、インテル® MAX® 10 デバイスでのマルチボルト機能の使用に関する関連するデザイン・ガイドラインについては、インテル® MAX® 10 汎用 I/O ユーザーガイド を参照してください。

例えば:

3.3V VCCIO から給電される I/O バンクで 2.5V LVCMOS 入力規格を使用します。

3.3V LVCMOS入力規格を入力ピンに割り当てて、ソフトウェアのエラーを回避します。ハードウェアの 2.5V LVCMOS 出力規格を使用して、この入力ピンとインターフェイス接続できます。ハードウェアでは、2.5V LVCMOS出力規格を使用してこの入力ピンとインターフェイスし、この信号のVIH/VILが3.3V LVCMOSのVIH/VILを満たしていることを確認できます。

関連製品

本記事の適用対象: 1 製品

インテル® MAX® 10 FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。