詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.3 の問題により、IOPLL スキャン・クロックの選択周波数が周期クロックの周波数の 1/2 を超える場合、イーサネットの IEEE 1588 時刻クロック・インテル® FPGA IPで pps_pulse_per_second 出力で予想される 2ns よりも高い精度誤差が観測されることがあります。100MHz のスキャン・クロックの場合、周期クロック周波数が 200MHz より低い場合に問題が発生することがあります。基本精度モードはこの問題の影響を受けません。
解決方法
この問題を回避するには、スキャン クロック周波数を周期クロック周波数の半分以下に指定します。
156.25MHz 周期クロックには、周波数 78.125MHz 以下のスキャンクロックを選択してください。
125MHz 周期クロックの場合は、周波数 62.5MHz 以下のスキャンクロックを選択してください。
この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.3 で修正済みです。