詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.2 以前の問題により、Agilex™™ 7 デバイスでパワー・アナライザーを実行すると、この内部エラーが表示されることがあります。このエラーは、リセット・リリース・FPGA IP の不適切な概要設計制約 (SDC) 記述が原因で発生します。
行: エラーメッセージの <Number> は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョンによって異なります。
バージョン 22.4 以前を使用している場合は、Line: 201 です。
バージョン 23.1 以降を使用する場合は、Line: 183 です。
解決方法
このエラーを回避するには、パワー・アナライザーを実行する前に、タイミング・アナライザーの SDC ファイルのファイルリストから次の SDC ファイルを削除してください。
- reset_release/altera_s10_user_rst_clkgate_<Number>/synth/altera_s10_user_rst_clkgate_fm.sdc
ファイルパスの <Number> は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョンによって異なります。
上記の SDC ファイルをタイミング・アナライザーから除外するには、以下の手順を使用します。
- 設定ウィンドウを開く
- 設定ウィンドウのカテゴリーパネルで タイミング・アナライザ ー を選択します
- プロジェクトに含める SDC ファイルのファイルリストから 、プロジェクト・ディレクトリー>/reset_release.ip から<相対パス を削除します
この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの将来のバージョンで修正される予定です。