Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.1 で、F タイル HDMI FPGA IP デザイン例をコンパイルする際のクリティカル警告。

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.1 の問題により、F タイル HDMI FPGA IP デザイン例のコンパイル時に、以下に示すように Quartus® タイル・ロジック生成 (QTLG) クリティカル警告が表示されます。

クリティカル警告: ブロック u_hdmi_rx_top|gxb_rx_inst|u_rx_phy_50|rx_phy_1p500g|dphy_hip_inst|persystem0.perxcvr0.fgt.rx_ux.x_bb_f_ux_rx fmc_rx_n0、fmc_rx_p0次のパラメータを設定しませんでした
クリティカル警告: ブロック u_hdmi_rx_top|gxb_rx_inst|u_rx_phy_50|rx_phy_1p500g|dphy_hip_inst|persystem1.perxcvr0.fgt.rx_ux.x_bb_f_ux_rx とトップレベルポートfmc_rx_n1、fmc_rx_p1 は次のパラメーターを設定しませんでした

この問題の回避策はありません。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.2 で修正されています。