記事 ID: 000095754 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/07/28

Intel Agilex® 7 のトリプルスピード・イーサネット・インテル® FPGA IPが 100Mbps モードで +/-8ns のタイムスタンプ精度を達成できないのはなぜですか。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • トリプルスピード・イーサネット・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.1 の問題によりインテル® FPGA IP、「IEEE 1588v2 対応 10/100/1000 イーサネット MAC 、1000BASE-X/SGMII 2XTBI PCS、およびエンベデッド・シリアル PMA」コア・ バリエーションで、16ns から 64ns の範囲の断続的なタイムスタンプ精度エラーが報告されます。その他のデータ速度はこの問題の影響を受けません。

    解決方法

    バージョン 23.1 では、この問題の回避策はありません。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.2 で修正済みです。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。