記事 ID: 000095694 コンテンツタイプ: エラーメッセージ 最終改訂日: 2025/06/04

エラー (19120): PR パーティション 'partition_name' への入力 'clk' には、グローバルおよびローカルのファンアウトを含めることはできません。グローバル・ファンアウトとローカル・ファンアウト用に別々の入力ポートを作成する

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.2 以降では、グローバル信号リソースを使用してルーティングされた信号が、ローカルルーティングに転送する必要があるソフト・ロジック (LUT に実装されたクロック・マルチプレクサーなど) への入力として使用される場合に、このエラーが表示されることがあります。このエラーは、Agilex™ 7 FPGA F/I シリーズのデバイスでのみ発生します。

グローバルにルーティングされた信号でこのようなソフトロジックを駆動することは、パーシャル・リコンフィグレーション (PR) パーティションでは許可されていません。

解決方法

このエラーを回避するには、PR パーティションの信号の入力ポートを 2 つの入力ポート(ローカルにルーティングされたままにできるポートとグローバルにルーティングできるポート) に分割します。

PR 領域で M20K RAM を駆動するために使用されるクロックは、Agilex™ 7 F/I シリーズ FPGA デバイスでグローバルにルーティングされる必要があるため、グローバルにルーティングされたリソースに残す必要があることに注意してください。

このシナリオはPRパーティションでは許可されておらず、ローカル/グローバルファンアウトエラーが発生します。

次の図に示すように、問題を修正する必要があります。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ
インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。