記事 ID: 000095648 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/07/10

<n>F タイル・イーサネット・マルチレート・インテル® FPGA IP・コアで PTP が有効になっている場合、o_p_tx_ptp_readyなぜアサートに失敗するのですか?</n>

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 23.2 の問題により、 o_p<n>_tx_ptp_ready 25GE と PTP セカンダリー・プロファイルが定義されていない場合、F タイル・イーサネット・マルチレート・インテル® FPGA IP・コアで PTP が有効になっている場合、アサートに失敗します。
    この問題は、シミュレーションとハードウェアの実装の両方に影響します。

    解決方法

    この問題を回避するには、PTP セカンダリー・プロファイルを持つ 25GE を、F タイル・イーサネット・マルチレート・インテル® FPGA IP・コアのダイナミック・リコンフィグレーション・グループに追加します(必要ない場合でも)。
    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。