記事 ID: 000095647 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/10/03

Intel Agilex® 7 F タイル FHT ポートでイーサネット・サブシステム・インテル® FPGA IPを異なるレートで使用すると、イーサネット・リンクに障害が発生するのはなぜですか。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インターフェイス
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 の問題により、FHT ポートがイーサネット・サブシステム・インテル® FPGA IP内で異なるデータレートで動作している場合、Intel Agilex® 7 F タイル FHT ポートでイーサネット・リンクに障害が発生します。

解決方法

この問題の回避策はありません。

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.3 で修正されました。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。