記事 ID: 000095608 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/06/18

F タイル HDMI FPGA IP デザイン例がインテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.2 のハードウェアで機能しないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.2 の問題により、F タイル PMA/FEC ダイレクト PHY FPGA IP のデフォルトの設定である rx_term_mode_select が RX_TERM_MODE_SELECT_GROUNDED から RX_TERM_MODE_SELECT_FLOATING に変更されます。

F タイル HDMI FPGA IP デザイン例では Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.2 で必要な rx_ac_couple_enable Quartus® 設定ファイル (QSF) 制約が設定されていないため、インテル® Agilex™™ 7 FPGA I シリーズ・トランシーバー SoC 開発キット (4x F タイル) のハードウェアでデザイン例が失敗します。

解決方法

この問題を回避するには:

QSF ファイルで必要な rx_ac_couple_enable 制約を ENABLE に設定します。

set_instance_assignment -name HSSI_PARAMETER "rx_ac_couple_enable=ENABLE" -to fmc_rx_p[0] -entity agx_hdmi21_frl_demo

set_instance_assignment -name HSSI_PARAMETER "rx_ac_couple_enable=ENABLE" -to fmc_rx_p[1] -entity agx_hdmi21_frl_demo

set_instance_assignment -name HSSI_PARAMETER "rx_ac_couple_enable=ENABLE" -to fmc_rx_p[2] -entity agx_hdmi21_frl_demo

set_instance_assignment -name HSSI_PARAMETER "rx_ac_couple_enable=ENABLE" -to fmc_rx_p[3] -entity agx_hdmi21_frl_demo

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.3 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。