記事 ID: 000095590 コンテンツタイプ: エラッタ 最終改訂日: 2023/10/03

イーサネット・サブシステム内で PTP および Tx PTP 分類が有効になっている F タイル製品が、Synopsys* VCS シミュレーターを使用する際、インテル® FPGA IPコンパイルに失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.2 の問題により、イーサネット・サブシステム・インテル® FPGA IP内で PTP および PTP パケット分類子が有効になっている F タイル製品は、Synopsys* VCS シミュレーターを使用するとコンパイルに失敗します。

    この問題は、サポートされている他のシミュレーターには影響しません。

    解決方法

    この問題を回避するには、<サンプル デザイン プロジェクト名>/example_testbench ディレクトリにある run_vcs.sh ファイルの USER_DEFINED_ELAB_OPTIONS セクションに「-ignore initializer_driver_checks」スイッチを追加します。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.3 で修正されました。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。