記事 ID: 000095586 コンテンツタイプ: エラッタ 最終改訂日: 2024/11/12

イーサネット・サブシステム FPGA IP 内でダイナミック・リコンフィグレーションが有効になっている E タイル製品が、Synopsys* VCS シミュレーターで正しくシミュレーションできないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.2 の問題により、イーサネット・サブシステム FPGA IP 内でダイナミック・リコンフィグレーションが有効になっている E タイル製品は、Synopsys* VCS シミュレーターを使用した際に正しくシミュレーションできません。シミュレーションは完了できません。

    この問題は、サポートされている他のシミュレーション ツールには影響しません。

    解決方法

    この問題を回避するには、<サンプル デザイン プロジェクト名>/example_testbench ディレクトリに含まれる「run_vcs.sh」ファイルの USER_DEFINED_ELAB_OPTIONS セクションに「-debug_access+all」スイッチを追加します。

    この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 24.2 で修正済みです。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。