記事 ID: 000095586 コンテンツタイプ: エラッタ 最終改訂日: 2023/06/27

イーサネット・サブシステム内でダイナミック・リコンフィグレーションが有効になっている E タイル・バリアントインテル® FPGA IP Synopsys* VCS シミュレーターで正しくシミュレートできないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 23.2 の問題により、イーサネット・サブシステム・インテル® FPGA IP内でダイナミック・リコンフィグレーションが有効になっている E タイルタイプは、Synopsys* VCS シミュレーターを使用する際に正しいシミュレーションに失敗します。シミュレーションが完了できません。

    この問題は、サポートされている他のシミュレーション・ツールには影響しません。

    解決方法

    この問題を回避するには、<サンプル・デザイン・プロジェクト名>/example_testbench・ディレクトリーに含まれる「run_vcs.sh」ファイルのUSER_DEFINED_ELAB_OPTIONSセクションに「-debug_access+all」スイッチ追加します。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。