記事 ID: 000095583 コンテンツタイプ: エラッタ 最終改訂日: 2024/11/12

F タイル・ダイナミック・リコンフィグレーション・スイート IP 向けの「イーサネットから CPRI 25G-1 (1GE あり)」のデザイン例FPGAハードウェアで機能しないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.2 の問題により、F タイル・ダイナミック・リコンフィグレーション・スイート IP 向けの「イーサネットから CPRI 25G-1 (1GE 搭載)」のデザイン例FPGAハードウェアで正しく機能しません。

この問題は、正しく機能するデザイン例のシミュレーション動作には影響しません。

解決方法

この問題の回避策はありません。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.3 で修正済みです。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。