記事 ID: 000095548 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/04/23

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.2 の Agilex™™ 7 F タイル・リファレンスおよびシステム PLL クロック・FPGA IP の refclock_status® 信号を使用するにはどうすればよいですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.2 の Agilex™™ 7 F タイル・リファレンスおよびシステム PLL クロック・FPGA IP の refclock_status 出力信号が機能しません。

解決方法

refclock_status出力信号は使用しないでください。システム PLL リファレンス・クロックのステータスを知りたい場合は、out_systempll_synthlock_[n] tx_pll_locked[n]、tx_ready[n]、および rx_ready[n] 信号がハイを主張しているかどうかを監視することで推測できます。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.3 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。