記事 ID: 000095425 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/11/30

PCI Express* 向け H タイル・マルチチャネル DMA インテル® FPGA IPのデザイン例を 1 チャネル構成で使用すると、D2H DMA トラフィックが失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 以前の問題により、PCI Express* の H タイル・マルチチャネル DMA インテル® FPGA IP デザイン例を 1 DMA チャネル構成で使用していると、D2H DMA トラフィックはデータを転送できません。

    解決方法

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。