記事 ID: 000095357 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/08/02

リセットリリース直後に 16550 互換 UART インテル® FPGA IP割り込み信号がアサートされるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    16550 互換 UART インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 21.1 および 21.1.1 の問題により、リセット・リリース直後に 16550 互換 UART インテル® FPGA IP の割り込み信号 ier_dlh アサートされます。

解決方法

この問題を回避するには、次の 2 つのオプションがあります。

1. インテル® Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 22.1 で問題が修正されているためインテル® Quartus® Prime スタンダード・エディション・ソフトウェア・バージョン 22.1 以降を使用してください。

2. レジスタ rbr_thr_dll 読み込むと、割り込み信号がクリアされます。

関連製品

本記事の適用対象: 13 製品

インテル® Cyclone® 10 LP FPGA
インテル® MAX®
Stratix® FPGAs
Stratix® II FPGA
Stratix® III FPGA
Stratix® IV FPGA
Stratix® V FPGA
インテル® Arria®
インテル® Cyclone® FPGA
Cyclone® II FPGA
Cyclone® III FPGA
Cyclone® IV FPGA
Cyclone® V FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。