詳細
ビットストリームを圧縮したデバイス・コンフィグレーションについては、Cyclone V FPGA® デバイス・データシートの表 57 を参照してください。この表 57 には、必要なクロック周波数の低減が記載されています。
解決方法
FPP コンフィグレーション時間は、DCLK 対データ比および圧縮の割合に依存します。
次の例は、圧縮と非圧縮ファイルのコンフィグレーション時間を簡単に計算する方法を示しています。
圧縮ファイルがない場合、100%、比率 = 1、コンフィグレーション時間 = 100*1 = 100 クロックとしましょう。
50% 圧縮ファイルの場合、比率 = 4、コンフィグレーション時間 = 50*4 = 200 クロック (50% 圧縮は圧縮なしよりも 2 倍のコンフィグレーション時間を取ります)
圧縮ファイル 25% の場合、比率 = 4、コンフィグレーション時間 = 25*4 = 100 クロック (圧縮がないのと同じコンフィグレーション時間)
要約すると、FPP 16 ビット幅の圧縮ファイルに比べてコンフィグレーション時間を短縮するために、<25% を圧縮する必要があります。
AS モードの場合、Cyclone® V FPGAs DCLK 対データ比は、nSTATUS を高くCONF_DONEに監視してファイルサイズに基づいて計算し、圧縮されたビットストリームと非圧縮ビットストリームを比較できます。