インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 23.1 を使用している場合、インテル® Quartus® タイルロジック生成クリティカル警告メッセージが、インテル Agilex® 7 デバイスに F タイル・トランシーバーを搭載している場合、次のような表示される場合があります。
重大警告 (23469): ブロック <path>|x_bb_f_ux_tx は次のパラメーターを設定していません
情報 (23470): パラメーター・txeq_main_tap
情報 (23470): パラメーター・txeq_post_tap_1
情報 (23470): パラメーター・txeq_pre_tap_1
情報 (23470): パラメーター・txeq_pre_tap_2
重大警告 (23469): ブロック <path>|x_bb_f_ux_rxは次のパラメーターを設定していません
情報 (23470): パラメーター・rxeq_dfe_data_tap_1
情報 (23470): パラメーター・rxeq_hf_boost
情報 (23470): パラメーター・rxeq_vga_gain
トランスミッターに関する警告を削除するには、チャネル損失の要件に従って Quartus Settings File (QSF) 制約を追加する必要があります。例えば、次のように入力できます。
set_instance_assignment -name HSSI_PARAMETER "txeq_main_tap=35" -to <pin_name>
set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_1=5" -to <pin_name>
set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_2=0" -to <pin_name>
set_instance_assignment -name HSSI_PARAMETER "txeq_post_tap_1=0" -to <pin_name>
以下のようなほとんどのインテル® F タイル・トランシーバー IP は、自動 RX 適応を使用します。この場合、手動による RX イコライゼーションに使用されるrxeq_dfe_data_tap_1、rxeq_hf_boost、重要な警告を無視しても安全にrxeq_vga_gainできます。これらの重要な警告を削除する場合、バージョン 23.1 のインテル IPデザイン例から決定された以下の表に従って QSF 割り当てをインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションできます。
| rxeq_dfe_data_tap_1 | rxeq_hf_boost | rxeq_vga_gain | |
| F タイル・イーサネット・インテルFPGA ハード IP | 0 | 0 | 60 |
| F タイル JESD204C インテル FPGA IP | 0 | 0 | 60 |
| F-Tile Serial Lite IV インテル FPGA IP | 0 | 0 | 60 |
| F タイル Interlaken インテル FPGA IP | 0 | 0 | 60 |
| F タイル CPRI PHY インテル FPGA IP | 0 | 0 | 60 |
| F タイル PMA/FEC DirectPHY マルチレートのデザイン例 | 0 | 0 | 60 |
| F タイル・イーサネット・マルチレートのデザイン例 | 0 | 0 | 60 |
| F タイル CPRI マルチレートのデザイン例 | 0 | 0 | 60 |
| F タイル HDMI インテル FPGA IP | 0 | 0 | 60 |
| F タイル SDI II インテル FPGA IP | 0 | 0 | 60 |
| F タイル DisplayPort インテル FPGA IP | 0 | 0 | 37 |
例えば、F タイル・イーサネット・インテル FPGA Hard IPには以下が使用されます。
set_instance_assignment -name HSSI_PARAMETER "rxeq_dfe_data_tap_1=0" -to <pin_name>
set_instance_assignment -name HSSI_PARAMETER "rxeq_hf_boost=0" -to <pin_name>
set_instance_assignment -name HSSI_PARAMETER "rxeq_vga_gain=60" -to <pin_name>
表の値が異なる場合、インテル® Quartus®タイルロジック生成 (QTLG) エラーが表示される場合があります。
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの将来のバージョンで修正される予定です。