このエラーメッセージは、デザインが を使用する合成段階で表示されることがあります。タイル IP をインスタンス化するための bdf ファイル、または Quartus® タイル・ロジック生成のコンパイル段階に到達していない場合。
.bdf ファイルは、タイル IP をインスタンス化するサポートされている方法ではありません。
このエラーを回避するには、Verilog または VHDL ファイルを使用してタイル IP をインスタンス化し、Quartus® タイル・ロジック生成のコンパイル段階を実行します。