記事 ID: 000095018 コンテンツタイプ: エラーメッセージ 最終改訂日: 2024/05/10

エラー (22728): たとえば、タイル IP を使用してデザインで合成を実行<...>が、サポートロジックは生成されていません。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーメッセージは、デザインが .bdf ファイルを使用して Tile IP をインスタンス化する合成段階で表示されることがあります。

    解決方法

    このエラーを回避するには、Verilog または VHDL ファイルを使用して TIle IP をインスタンス化します。

    .bdf ファイルは、タイル IP のインスタンス化ではサポートされていません。

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。