記事 ID: 000095003 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/05/19

非 AXI バックプレッシャー モードで設定された 10 MX/NX インテル® Stratix® FPGA高帯域幅メモリー (HBM2) IP の書き込み応答が欠落している理由は何でしょうか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア
  • 外部メモリー・インターフェイス・インテル® Stratix® 20 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro ソフトウェア・バージョン 21.4 および 22.1 の問題により、インテル® Stratix® 10 MX/NX FPGA高帯域幅メモリー (HBM2) IP で AXI バックプレッシャーが有効になっていないと、非 AXI バックプレッシャー・モードの書き込み応答パスのデータ損失が予想されます。書き込み応答が失われる場合があります。

    理由は、ファブリックが 1 サイクルで 2 つの書き込み応答を受け取る可能性があるからです。非バックプレッシャー・モードでは、サイクル分の読み取り応答バッファリングしかありません。データ損失は、1 組の書き込み応答を受信する連続サイクルが 2 回ある場合に発生します。この問題は、ファブリック・クロックが比較的低い場合に最も普及しています。インターフェイスでの書き込みコマンドレートが低下しても、リフレッシュ・サイクルにより、インテル® Stratix® 10 MX/NX FPGA デバイス BMC デバイスによって大量の書き込みコマンドがバッファリングされる場合、リフレッシュが完了すると対応する応答のフラッディングが発生します。

    この問題を回避するために、エリアに影響を与えにくい疑似チャネルごとに内部 FIFO を追加しました。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.2 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。