記事 ID: 000094985 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/05/19

Aldec* Riviera* VHDL シミュレーターをサポートするために、インテル Agilex® 7 EMIF IP デザイン例のシミュレーションインテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションバージョン 19.1 で失敗する理由は何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア
  • インテル® FPGA 向けシミュレーション・ツール
  • 外部メモリー・インターフェイス・インテル® Stratix® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション バージョン 19.1 の問題により、Aldec* Riviera* VHDL シミュレーターの古いバージョンでシミュレーション・エラーが発生する可能性があります。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション バージョン 19.1 以降では Aldec* Riviera* VHDL シミュレーター・バージョン 2020.04 の使用を推奨します。

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。