記事 ID: 000094976 コンテンツタイプ: エラッタ 最終改訂日: 2023/08/02

O-RAN インテル® FPGA IP「TX_TOTAL」レジスター (0xD9 & 0xDA) が O-RAN 仕様に従ってパケットをカウントしないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    O-RAN インテル® FPGA IP Webcore バージョン 22.3 以前の問題により、O-RAN インテル® FPGA IP の TX_TOTAL レジスタは、O-RAN インテル® FPGA IP アプリケーションインターフェイスから受信したパケットを誤ってカウントします。

    UL TX の O-RAN 仕様に従い、TX_TOTAL レジスターは O-RAN インテル® FPGA IP トランスポート・インターフェイスを介して送信されたパケットのみをカウントする必要があります。

    解決方法

    この問題は、O-RAN インテル® FPGA IPの Webcore バージョン 23.2 で修正されています。

    関連製品

    本記事の適用対象: 3 製品

    インテル® Agilex™ FPGA & SoC FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。