記事 ID: 000094960 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/05/18

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.4 インテル Agilex® 7 DDR4 IP トラフィック・ジェネレーター 2.0 (TG2) ツールキットで、コンフィグレーションおよびステータスレジスター タブでタイムアウトまたは不正なエラーが生じるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア
    外部メモリー・インターフェイス・インテル® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル Agilex® 7 DDR4 IP 向けトラフィック・ジェネレーター 2.0 (TG2) ツールキットが構成されている場合、TG_USER_WORM_EN = 1、TG_RETURN_TO_START_ADDR = 1、TG_ADDR_MODE = ランダムまたはランダムシーケンシャル、TG_WRITE / READ_REPEAT_COUNT > 1 では、インテル Agilex® 7 DDR4 IP トラフィック・ジェネレーター 2.0 (TG2) ツールキットのエラー信号が誤ってアサートされます。

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.4 以降で修正される予定です。

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。