記事 ID: 000094920 コンテンツタイプ: 互換性 最終改訂日: 2023/05/18

HBM2 IP のユニバーサル・インターフェイス・ブロック (UIB) PLL に LVPECL IO 規格を使用できますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    広帯域メモリー (HBM2) インターフェイス・インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

HBM IP は、UIB PLL の LVPECL IO 規格をサポートしていません。

解決方法

この規格は、インテル® Quartus®リリースバージョン 21.3 以降の IP GUI および IP ユーザーガイドのドキュメントから削除されています。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 MX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。