記事 ID: 000094865 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/12/04

HDMI FPGA IP 2.0 TX および HDMI FPGA IP RX 2.1 をデザインに統合する際に、HDMI IP にビデオ出力がないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v23.1 以前では問題の発生により、HDMI FPGA IP 2.0 TX および HDMI FPGA IP 2.1 RX をデザインに統合する際に、HDMI ビデオ出力が表示されません。

これは、モジュール bitec_hdmi_measure_vid/bitec_hdmi_scramble/bitec_hdmi_split_add/bitec_hdmi_symb_delay が HDMI FPGA IP 2.0 と HDMI FPGA IP 2.1 の間で同じモジュール名を持つが、RTL コードが異なるためです。

解決方法

この問題を回避するには:

HDMI FPGA IP 2.0 および HDMI FPGA IP 2.1 の qip ファイル内のコンパイル・ライブラリーの名前を別の名前に変更します。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.4 以降で修正されています。

関連製品

本記事の適用対象: 2 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。