記事 ID: 000094862 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/11/28

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.1 以前では、eCPRI インテル® FPGA IP とイーサネット・インテル® FPGA Hard IPの間に互換性がないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

eCPRI インテル® FPGA IPがイーサネット インテル® FPGA Hard IP TX MAC インターフェイスに接続されている場合、eCPRI インテル FPGA IP MAC ソース インターフェイスが TX MAC インターフェイスの有効な信号要件に準拠していないため、イーサネット インテル FPGA Hard IP出力で無関係なデータを受信する可能性があります。

解決方法

eCPRI インテル FPGA IP とイーサネット インテル FPGA Hard IP間の接続を確立するには、eCPRI インテル FPGA IP の MAC ソース インターフェイスとイーサネット インテル FPGA Hard IP の TX MAC インターフェイスの間でストア アンド フォワード FIFO を利用する必要があります。
この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 7 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA
インテル® Stratix® 10 GX FPGA
インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 NX FPGA
インテル® Stratix® 10 SX SoC FPGA
インテル® Stratix® 10 TX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。