記事 ID: 000094812 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2023/06/15

低レイテンシー 100G イーサネット・インテル® Stratix® 10 FPGA IP をデザインしている場合、インテル® Stratix® 10 H タイル・デバイスのシステムコンソールにイーサネット・ツールキットが表示されないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 低レイテンシー 100G イーサネット・インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.4 の問題により、低レイテンシー 100G イーサネット・インテル® Stratix® 10 FPGA IP をデザインしている場合、イーサネット・ツールキットは、インテル® Stratix® 10 H タイル・デバイスのシステムコンソールに表示されません。

    解決方法

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.4 では、この問題を回避できるパッチが利用可能です以下のリンクからパッチ 0.17ダウンロードしてインストールします。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 23.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。