詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 23.1 の問題により、F タイル・イーサネット・マルチレート・インテル® FPGA IPのAvalonメモリーマップド・リコンフィグレーション・インターフェイスのリードバック・データ破損は、i_p<nと i_reconfig_resetの両方でAvalonメモリーマップド・インターフェイスの読み取りトランザクションが進行中の場合に発生します>_rst_n が同時にアサートされます。この場合、イーサネット・ハード IP の基礎となるポートから読み戻す最初のデータは無効になります。
解決方法
この問題を回避するには、 i_p<n>_rst_n と i_reconfig_reset が、Avalonメモリーマップド・インターフェイスの読み取りトランザクション中に、イーサネット・ハード IP の基礎となるポートに同時にアサートされます。適切なリードバック・データ値を取得するには、最初の読み取りトランザクションのリードバック・データを無視し、同じ場所に追加の読み取りを実行する必要があります。