詳細
このエラーは、LVDS SERDES インテル® FPGA IPトランスミッターが、インテル® Arria® 10 デバイスの隣接する I/O バンクの PLL によって駆動されている場合に発生することがあります。
このインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションでは、I/O PLL が隣接する I/O バンクのトランスミッター・チャネルを駆動することはできません。これにより、コア / カスケード PLL を横断するクロックパスによって、TX チャネルにさらなるジッターが発生します。
解決方法
I/O バンク PLL が、隣接する I/O バンクでトランスミッター・チャネルをドライブする場合、同じバンク内に少なくとも 1 つのトランスミッター・チャネルをドライブする必要があります。
インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブックが更新され、以下のように LVDS 配置ガイドラインが強調されます。
I/O バンク PLL は、以下の条件でのみ、隣接する I/O バンクで差動トランスミッター・チャネルをドライブできます。
- このインターフェイスは、複数の I/O バンクにまたがる幅広い LVDS SERDES インテル® FPGA IPトランスミッター・インターフェイスです。
- tx_outclock有効になっている場合、トランスミッターには 22 チャネル以上のチャネルがあります
- tx_outclock無効になっている場合、トランスミッターは 23 チャネル以上です
- また、PLL は、独自の I/O バンク内に少なくとも 1 つのトランスミッター・チャネルをドライブします。