記事 ID: 000094608 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/10/31

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.1 を使用する際、PCI Express* デザインの F タイルAvalonストリーミング・インテル® FPGA IPを搭載した Intel Agilex® 7 デバイスにクリティカル警告 (23469) メッセージが表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus®® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.1 を使用すると、PCI Express* デザインの F タイル・Avalon®・ストリーミング・インテル® FPGA IPを搭載した Intel Agilex® 7 デバイスで、次のような警告メッセージが表示されることがあります。

    クリティカル警告 (23469): ブロック dut|dut|pcie_hip_top_f_inst|pcie_hip_bb_f_inst|f_ux_inst0|x_bb_f_ux_tx は次のパラメータを設定しませんでした

    Info(23470): パラメータtxeq_main_tap

    Info(23470): パラメータtxeq_post_tap_1

    Info(23470): パラメータtxeq_pre_tap_1

    Info(23470): パラメータtxeq_pre_tap_2

    クリティカル警告 (23469): ブロック dut|dut|pcie_hip_top_f_inst|pcie_hip_bb_f_inst|f_ux_inst0|x_bb_f_ux_rx は次のパラメータを設定しませんでした

    Info(23470): パラメータrx_ac_couple_enable

    Info(23470): パラメータrx_onchip_termination

    Info(23470): パラメータrxeq_dfe_data_tap_1

    Info(23470): パラメータrxeq_hf_boost

    Info(23470): パラメータrxeq_vga_gain

    解決方法

    送信機の警告を削除するには、次のような制約を追加する必要があります。PCI Express* の Avalon® ストリーミング・インテル® FPGA IPは、リンク・トレーニング・プロセス中にこれらの値を上書きすることに注意してください。

    set_instance_assignment -name HSSI_PARAMETER "txeq_main_tap=0" -to hip_serial_tx_p_out0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_1=0" -to hip_serial_tx_p_out0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_2=0" -to hip_serial_tx_p_out0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER "txeq_post_tap_1=0" -to hip_serial_tx_p_out0 -entity pcie_ed

    受信者の警告を削除するには、次のような制約を追加する必要があります。

    set_instance_assignment -name HSSI_PARAMETER "rxeq_dfe_data_tap_1=0" -to hip_serial_rx_p_in0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER "rxeq_hf_boost=32" -to hip_serial_rx_p_in0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER "rxeq_vga_gain=32" -to hip_serial_rx_p_in0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER "rx_ac_couple_enable=ENABLE" -to hip_serial_rx_p_in0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER "rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2" -to hip_serial_rx_p_in0 -entity pcie_ed

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの将来のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。