記事 ID: 000094590 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/04/15

Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.1 で利用可能な最新のデバイス・ファームウェアは何ですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのプログラマーおよびツール
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.1 の最新のデバイス・ファームウェアは、以下のリンクからダウンロードできます。

最新のリリースには、以下の問題の修正が含まれています (最新リリースには以前のすべての修正が含まれており、以前のデバイス・ファームウェア・リリースに置き換わります)。

変更ログ

ファームウェアバージョン0.11fw:

1. 顧客が特定の場所で不正なビットストリームの非常に特定のシーケンスを使用し、その後に良好なビットストリームを使用し、nSTATUSがエラーを示すためにデアサートされるとすぐにnCONFIGがアサートされた場合に表示される構成エラーを修正します。 

2. ファームウェアのバグを修正し、FMICA CNT NIOS RAM ブロックの RAM 修復の手順を正しく実行できるようにしました。このバグは、Agilex® FPGAs. 

3 の暗号化ブロックで機能障害を引き起こす可能性があります。このパッチにより、ユーザーは Agilexquartus.ini ™ 上ですべての M20K ブロックを強制的に高速モードにし、デザインを再コンパイルすることができます。

     fdrgn_fm_m20k_force_optimization_option=high_speed.qdb     を選択し、デザインを再コンパイルして、パーティション内の M20K (最終スナップショットで生成) を強制的に高速モードにします。



ファームウェアバージョン0.40fw:

1. 一部のAgilex™デバイスがFタイルを正しく構成できない問題を解決します。

2. PR に起因する M20K ロジック障害に対処する

3. インテル® Agilex™™ FPGA 開発キットの GHRD 構成の問題を修正します

4. m20k FIFO をタップするときのシグナルタップ内部エラーを修正します

以下のリンクもご覧ください。

- Agilex™™ FPGA コンフィグレーション・ユーザーガイドでの SDM ファームウェアのアップデート
- Stratix® 10 FPGA コンフィグレーション・ユーザーガイドでの SDM ファームウェアの更新

解決方法

次のリンクから最新のデバイスファームウェアをダウンロードします。

メモ:

  • パッチは、Quartus® Prime Pro Edition ソフトウェアおよび Quartus® Prime Pro Edition ソフトウェア・プログラマーおよびツールに適用する必要があります。
  • 再コンパイルは必要ありません。
  • すべてのプログラミング・ファイルが再作成されます。
    • Quartus® Prime ソフトウェア・プログラミング・ファイル・ジェネレーターを使用して、プログラミング・ファイルの生成または変換を再実行します。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Stratix®

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。