記事 ID: 000094588 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/11/07

PCI Express* 向け R タイル Avalon® ストリーミング・インテル® FPGA IPと R タイル インテル® FPGA Compute Express Link (CXL) IP のデバッグ・ツールキットが、FPGA再構成後に開いた際に失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.2 以前の問題により、デバッグ・ツールキットを使用してFPGA再構成を実行した後に、PCI Express* の R タイル・Avalon®・ストリーミング・インテル® FPGA IPおよび R タイル・インテル® FPGA Compute Express Link (CXL) IP のデバッグ・ツールキットを開くと、以下のエラーが表示されることがあります。

    master_read_32: このトランザクションは 60 秒以内に完了しませんでした。システムコンソールはあきらめています

    解決方法

    この問題を回避するには、FPGA再構成を実行する前に、デバッグ・ツールキットを使用した後、FPGA電源サイクルを実行します。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.3 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。