記事 ID: 000094552 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/11/27

PTP を有効にした F タイル・イーサネット・インテル・ハード・® FPGA IP で指定されているよりも高い RX PTP 精度の結果が表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.1 の問題により、PTP を単独で有効にした F タイル・イーサネット・インテル・®ハード FPGA IP の tx_reset をアサートすると、RX PTP 精度の結果が指定よりも大きくなることがあります。

    解決方法

    この問題を回避するには、 tx_reset をアサートし、 一緒にrx_reset します。
    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ
    インテル® Agilex™ F シリーズ FPGA および SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。