記事 ID: 000094550 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/11/27

イーサネット・サブシステムの PTP パケット・パーサーへの AXI-Lite レジスター・アクセスが 10G 非同期クロッキング・モードで失敗インテル® FPGA IPのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.1 の問題により、AXI-ST データ・パス・クロックが AXI-Lite クロックより遅い場合、イーサネット・サブシステム インテル® FPGA IP PTP パケット・パーサーへの AXI-Lite レジスター・アクセスは 10G 非同期クロッキング・モードで失敗します。

    解決方法

    この問題を回避するには、AXI-Lite のクロックが AXI-ST のデータ・パス・クロックよりも遅いことを確認してください。
    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ F シリーズ FPGA および SoC FPGA
    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。