記事 ID: 000094549 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/08/15

イーサネット・サブシステム内の PTP パケット分類子への AXI-Lite 非ワードアライン・レジスター・アクセスが正しく機能しないのはなぜですか インテル® FPGA IP

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.1 の問題により、イーサネット・サブシステム・インテル® FPGA IP内の PTP パケット分類子へのワードアラインされていないレジスター・アクセスが正常に完了しません。

    解決方法

    この問題の回避策はありません。パケット分類子へのすべてのレジスタ アクセスがワードアラインされたアドレスに対して実行されるようにする必要があります。
    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.2 で修正済みです。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。