インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.1 を使用して、Serial Lite IV FPGA IP デザインをコンパイルしているときに警告メッセージが表示されます。なぜでしょうか?

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 23.1 の問題により、Stratix® 10 および Agilex™ 7 デバイスを対象とする Serial Lite IV FPGA IP デザインのコンパイル中に、以下のような警告メッセージが表示されることがあります。

• 警告 (14284): 次のノードが合成されました
• 警告 (14285): 次の RAM 型のノードを合成しました
• 警告 (14320): 合成されたアウェイノード "*|inst_sl4_phy|inst_ehip_xcvr*|tx_ready_sync_fifo|dcfifo_component|auto_generated|fifo_lutram|dataout_wire[0]"
• 警告 (14320): 合成されたアウェイノード "*|inst_sl4_phy|inst_ehip_xcvr*|デスキュー。PCSDIRECT.rx_pcs64_dsk_inst|lane_loop[*].lane_delay|sm0|rdata[*]"

これらのメッセージは無視しても問題ありません。

回避策は必要ありません。機能には影響しません。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.3 で修正されています。