記事 ID: 000094483 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/06/17

MAC が 8 ビット FIFO に設定されている場合、トリプルスピード・イーサネット・インテル® FPGA IPが 10M / 100M 速度で失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • トリプルスピード・イーサネット・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    トリプルスピード・イーサネット・インテル® FPGA IPのトランスミッターと F タイル・トリプルスピード・イーサネット・インテル® FPGA IPの問題により、MAC のみのバリアントが 8 ビット FIFO に設定されている場合、デザインは失敗します。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 23.1 で修正されています。

    関連製品

    本記事の適用対象: 11 製品

    インテル® Agilex™ FPGA & SoC FPGA
    Arria® II FPGA
    Arria® V FPGA & SoC FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    Cyclone® IV FPGA
    Cyclone® V FPGA & SoC FPGA
    インテル® Cyclone® 10 FPGA
    インテル® MAX® 10 FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA
    Stratix® IV FPGA
    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。