記事 ID: 000094408 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/10/31

QuestaSim および Questa*-インテル® FPGA エディション・ソフトウェアを使用して Serial Lite III ストリーミング・インテル® FPGA IP・デザイン VHDL シミュレーションが失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 23.1 の問題により、最新バージョンの QuestaSim および Questa*-インテル® FPGA エディション・ソフトウェアを使用すると、インテル® Stratix® 10 L/H タイルデバイス用の標準クロッキングモードを使用した Serial Lite III ストリーミング・インテル® FPGA IP・デザインの VHDL シミュレーションの失敗が発生する可能性があります。

    解決方法

    このシミュレーションの失敗を回避するには、以前のQuesta Simulatorバージョン2022.1を使用できます。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 5 製品

    インテル® Stratix® 10 AX FPGA
    インテル® Stratix® 10 GX FPGA
    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 SX SoC FPGA
    インテル® Stratix® 10 TX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。